為提昇IC設計人才專業與實作能力，經濟部工業局委託國家晶片系統設計中心規劃「IC佈局設計能力鑑定」、「數位IC設計能力鑑定」，
於今年首度招考，是全台灣第一套IC設計的能力鑑定，由國內IC設計專家共同研發命題，測驗內容符合業界所需，能準確評量出IC設計能力。
敬請鼓勵實驗室學生踴躍報名本次鑑定考試，學生5人以上團報主辦單位將給予五折優惠。
目前已有多家知名IC設計公司採用此證照作為新鮮人面試參考：聯發科、創意電子、致新科技、聯陽科技....等
測驗對象：
n 大專以上在學學生
n 業界人士（已經或想要從事IC設計相關產業之工程師）
l IC佈局設計能力鑑定（第二梯）
6. 考試費用：學科筆試與術科實作合報2000元（推廣期間業界人士八折優惠，學生六折優惠，可單獨報考學科筆試，學生5人以上團報主辦單位將給予五折優惠。）
- 製程資料(Technology)CIC Virtual 0.18um CMOS Technology
- 佈局編輯軟體(Layout Editor)Cadence - Virtuoso
Synopsys – Laker
- DRC驗證軟體(DRC Verification)Mentor Graphics – Calibre DRC
- LVS驗證軟體(LVS Verification)Mentor Graphics – Calibre LVS
l 數位IC設計能力鑑定
6. 考試費用：學科筆試與術科實作合報2000元（推廣期間業界人士八折優惠，學生六折優惠，可單獨報考學科筆試，學生5人以上團報主辦單位將給予五折優惠。）
詳細資訊將公告於能力鑑定網站http://www.cic.org.tw/ICDESIGN